Search Results:

2x 640KB L1, 2048KB 공유 L2 SRAM, 400볼 FCBGA가 있는 최대 1GHz Dual-SHARC+® DSP

SHARC+ 핵심 인프라 ▶ 800MHz(최대) 또는 1GHz(최대) 코어 클록 주파수 ▶ 2x 640KB 온칩 레벨 1(L1) SRAM 메모리(패리티 포함)로 저지연 성능 향상 ▶ 32비트, 40비트 및 64비트 부동 소수점 지원 ▶ 32비트 고정 소수점 ▶ 바이트, 짧은 단어, 단어, 긴 단어 주소 지정 메모리 ▶ ECC 보호 기능이 있는 2048KB 온칩 레벨 2(L2) SRAM - 많은 사용 사례에서 외부 메모리가 필요하지 않음 ▶ 낮은 시스템 전력에 최적화된 레벨 3(L3) 인터페이스, DDR3에 16비트 인터페이스 제공(1.35V 지원 DDR3L 장치 지원) 16비트 DDR/DDR3L 메모리 컨트롤러 ▶ DDR3L에 대한 1.35V 지원 고급 하드웨어 가속기 ▶ 추가 처리 능력을 위해 코어 클록 주파수에서 실행되는 향상된 FIR/IIR 오프로드 엔진 ▶ OTP를 사용한 보안 암호화 엔진 강력한 DMA 시스템 혁신적인 디지털 오디오 인터페이스(DAI)에는 다음이 포함됩니다. ▶ 8x Full SPORT 인터페이스(TDM 및 I2S 모드 포함) ▶ 2x S/PDIF Rx/Tx, 8 ASRC 쌍 ▶ 8x 정밀 클록 생성기 ▶ 2x 4채널 PDM 마이크 입력 ▶ 28 버퍼 기타 주변기기 연결/인터페이스: ▶ 2x 쿼드 SPI, 1x 8진수 SPI ▶ 메이저리그 3핀 ▶ 6x I2C, 3x UART ▶ 2x 링크 포트 ▶ 16x 범용 타이머, 1x 범용 카운터 ▶ 3x 워치독 타이머 ▶ 4채널 12비트 하우스키핑 ADC ▶ 40 GPIO 핀, 28 DAI 핀 ▶ 열 센서 패키지 ▶ 17mm x 17mm(0.8mm 피치) 400볼 FCBGA ▶ ADSP-21569, ADSP-21567 및 ADSP-21566 프로세서와 완벽하게 핀 호환 가능 추가 기능 ▶ 보안 및 보호 ▶ 암호화 하드웨어 가속기 ▶ IP 보호를 통한 빠른 보안 부팅 ▶ 최대 1GHz에서 실행되는 향상된 FIR 및 IIR 가속기 ▶ 자동차 애플리케이션용 AEC-Q100 인증

시그마-델타 ADC 클럭킹?지터 이상

현대 SAR 및 Σ-Δ 아날로그-디지털 변환기(ADC)의 주요 이점 중 하나는 사용 편의성을 염두에 두고 설계되었다는 것입니다. 이전 세대에서는 사용 편의성이 고려되었습니다. 이를 통해 시스템 설계자의 작업을 단순화하고, 많은 경우 단일 참조 설계를 여러 세대와 다양한 애플리케이션에 걸쳐 사용하고 재활용할 수 있습니다. 대부분의 경우, 장기간에 걸쳐 서로 다른 애플리케이션에 사용할 수 있는 하나의 참조 설계를 작성할 수 있습니다. 정밀 측정 시스템의 하드웨어는 소프트웨어 구현이 서로 다른 시스템 요구에 적응하는 동안 그대로 유지됩니다. 그것이 재사용의 묘미입니다. 하지만 인생에서 전적으로 유리한 것은 없습니다. 항상 벌칙이 있기 마련이죠. 여러 애플리케이션에 대한 단일 설계의 주요 단점은 DC, 지진, 오디오 및 더 높은 대역폭 애플리케이션에 대해 가장 높은 성능을 달성하는 데 필요한 사용자 지정 및 최적화를 포기한다는 것입니다. 디자인을 재사용하고 완성하기 위해 서두를수록 정밀 성능이 저하되는 경우가 많습니다. 주된 실수 중 하나이자 소홀한 부분은 시계를 맞추는 것이다. 이 기사에서는 시계의 중요성에 대해 논의하고 고성능 변환기를 위한 적절한 설계에 대한 지침을 제공할 것입니다.