Search Results:

오디오 DSP를 포함한 3개의 ADC, 1개의 DAC, 저전력 코덱

▶ 프로그래밍 가능한 FastDSP 오디오 처리 엔진 ▶ 최대 768kHz 샘플링 속도 ▶ 바이쿼드 필터, 제한기, 볼륨 조절, 혼합 ▶ 텐실리카 HiFi 3z DSP 코어 ▶ 사이클당 쿼드 MAC: 24 x 24비트 승수 및 64비트 축전지 ▶ 플렉시블 전원 작동 모드: 24.576MHz, 49.152MHz, 73.728MHz, 98.304MHz ▶ 총 메모리 336kB ▶ JTAG 디버그 및 추적 ▶ 짧은 대기 시간, 24비트 ADC 및 DAC ▶ 106dB SNR(A-가중 필터로 ADC를 통한 신호) ▶ SNR 결합 110dB(DAC 및 A-가중 필터 포함 헤드폰을 통한 신호) ▶ 최대 24단 이퀄라이저를 위한 프로그래밍 가능한 이중 정밀 MAC 엔진 ▶ 8kHz ~ 768kHz의 직렬 포트 샘플링 속도 ▶ 5μs 그룹 지연(fS = 768kHz) FastDSP 바이패스(0 명령)를 통해 아날로그 출력 ▶ 마이크 또는 라인 입력으로 구성 가능한 3개의 차동 또는 싱글 엔드 아날로그 입력 ▶ 8개의 디지털 마이크 입력 ▶ 아날로그 디퍼렌셜 오디오 출력, 라인 출력 또는 헤드폰 드라이브로 구성 가능 ▶ 2개의 PDM 출력 채널 ▶ 30kHz ~ 36MHz의 입력 클럭 속도를 지원하는 PLL ▶ 4채널 비동기 샘플링 속도 변환기(ASRC) ▶ I2S를 지원하는 2, 16채널 직렬 오디오 포트, 왼쪽 맞춤, 오른쪽 맞춤 또는 최대 TDM16(Turbo 모드에서 TDM12) ▶ 8개의 인터폴레이터 및 8개의 소멸기(유연한 라우팅 포함) ▶ 전원 공급 장치 ▶ 일반적인 1.8V에서의 아날로그 AVDD ▶ 1.1V~1.98V에서 디지털 I/O IOVDD ▶ 0.85V ~ 1.21V의 디지털 DVDD ▶ 일반적인 1.8V의 헤드폰 HPVDD ▶ 헤드폰 HPVDD_L 1.2V에서 HPVDD까지 ▶ 제어/통신 인터페이스 ▶ I2C, SPI 또는 UART 제어 포트 ▶ 마스터 쿼드 SPI(QSPI) ▶ UART 통신 포트 ▶ QSPI 플래시에서 자체 부팅 ▶ 유연한 GPIO 및 IRQ ▶ 56볼, 0.35mm 피치, 2.980mm x 2.679mm WLCSP

12비트, 6 GSPS, JESD204B/JESD204C 듀얼 ADC

▶ 유연한 재구성 가능 공통 플랫폼 설계 ▶ 채널당 단일, 이중 및 쿼드 대역 지원 ▶ 데이터패스 및 DSP 블록은 완전히 바이패스 가능 ▶ 멀티칩 동기화가 가능한 온칩 PLL ▶ 오프칩 PLL을 위한 외부 RFCLK 입력 옵션 ▶ 최대 12GHz의 클럭 입력 주파수 지원 ▶ 최대 6GSPS까지의 ADC 샘플 속도 ▶ 8GHz까지 사용 가능한 아날로그 대역폭 ▶ JESD204C를 사용하여 최대 6 GSPS의 데이터 전송 속도 ▶ 노이즈 밀도: -153dBFS/Hz ▶ 6 GSPS에서 ADC AC 성능, 2.7GHz, -1dBFS에서 입력 ▶ 최대 사인파 입력 전압: 1.475V p-p ▶ 소음 수치: 25.3dB ▶ HD2: -70 dBFS ▶ HD3: -68 dBFS ▶ 최악의 기타(HD2 및 HD3 제외): -84 dBFS ▶ 다양한 디지털 기능 ▶ 선택 가능한 소멸 필터 ▶ 구성 가능한 DDC ▶ 8개의 미세 복합 DDC 및 4개의 거친 복합 DDC ▶ DDC당 48비트 NCO ▶ 미세 및 거친 DDC를 바이패스하는 옵션 ▶ 수신 평준화를 위해 프로그램 가능한 192-tap PFIR 필터 ▶ GPIOx 핀을 통해 로드된 4가지 프로파일 설정 지원 ▶ 데이터패스당 프로그래밍 가능한 지연 ▶ AGC 지원 받기 ▶ AGC 제어를 위한 짧은 대기 시간으로 신속한 감지 ▶ 느린 AGC 제어를 위한 신호 모니터 ▶ 전용 AGC 서포트 핀 ▶ 보조 기능 ▶ 빠른 주파수 깡충깡충 뛰기 ▶ 선택 가능한 분할 비율을 가진 ADC 클럭 드라이버 ▶ 온칩 온도 모니터링 유닛 ▶ 유연한 GPIOx 핀 ▶ SERDES JESD204B/JESD204C 인터페이스, 최대 24.75Gbps의 8개 레인 ▶ 8차로 JESD204B/JESD204C 송신기(JTX) ▶ 최대 15.5Gbps에 대한 JESD204B 준수 ▶ 최대 24.75Gbps에 대한 JESD204C 준수 ▶ 실제 또는 복잡한 디지털 데이터 지원(8비트, 12비트, 16비트 또는 24비트)

광대역 채널라이저를 포함한 쿼드, 16비트, 12 GSPS RF DAC

▶ 유연한 재구성 가능한 공통 플랫폼 설계 ▶ 4개의 DAC 코어가 다양한 DSP 및 바이패스 데이터 경로에 연결 ▶ 싱글, 듀얼 및 쿼드 밴드 지원 ▶ 데이터 경로 및 DSP 블록은 완전히 바이패스 가능 ▶ 멀티칩 동기화가 포함된 온칩 PLL ▶ 외부 RF 클럭 입력 옵션(Off Chip PLL) ▶ 최대 12GSPS의 DAC 샘플링 속도 ▶ JESD204C를 사용하여 최대 12 GSPS의 데이터 전송 속도 ▶ 8GHz까지 사용 가능한 아날로그 대역폭 ▶ 12 GSPS에서의 DAC 성능 ▶ 최대 출력 전류 범위: 7mA ~ 40mA ▶ 2톤 IMD3(-7dBFS/톤당): -78.9dBc ▶ 노이즈 스펙트럼 밀도(NSD), 3.7GHz에서의 단일 신호음: -155.1dBc/Hz ▶ FSSDR(Firsic Free Dynamic Range), 3.7GHz에서 단일 신호음: -70dBc ▶ 다양한 디지털 기능 ▶ 선택 가능한 보간 필터 ▶ 구성 가능한 디지털 업 변환(DUC) ▶ 미세 복합 DUC 8개 및 거친 복합 DUC 4개 ▶ DUC당 48비트 NCO(숫자 제어 발진기) ▶ 미세하고 거친 DUC를 바이패스하는 옵션 ▶ 데이터 경로당 프로그래밍 가능한 지연 ▶ 디지털 사전 왜곡(DPD) 지원 전송 ▶ 미세 DUC 채널 게인 제어 및 지연 조정 ▶ 수신 등화를 위한 프로그래밍 가능한 192 탭 PFIR 필터 ▶ GPIO를 통해 로드된 4가지 프로파일 설정 지원 ▶ AGC(Automatic Gain Control) 지원 수신 ▶ 빠른 AGC 제어를 위한 짧은 대기 시간으로 빠른 감지 ▶ 느린 AGC 제어를 위한 신호 모니터 ▶ 전용 AGC 지원 핀 ▶ 보조 기능 ▶ 빠른 주파수 호핑 ▶ DDS(직접 디지털 합성) ▶ 지연 시간이 짧은 디지털 루프백 모드(데이터 경로 수신) ▶ 데이터 경로를 전송하도록 NCO를 라우팅할 수 있습니다. ▶ 파워앰프 다운스트림 보호 회로 ▶ 온칩 온도 모니터링 장치 ▶ 유연한 GPIOx 핀 ▶ TDD 절전 옵션 ▶ 세르데스 JESD204B/JESD204C 인터페이스 ▶ 최대 24.75Gbps의 8개 차선 ▶ 최대 15.5Gbps와 호환되는 JESD204B ▶ 최대 24.75Gbps와 호환되는 JESD204C ▶ 실제 또는 복잡한 디지털 데이터(8비트, 12비트, 16비트 또는 24비트) 지원 ▶ 15 mm × 15 mm, 0.8 mm 피치의 324 볼 BGA

정밀 아날로그 마이크로컨트롤러, MDIO 인터페이스 포함 12비트 아날로그 입/출력, 암 코텍스-M33

▶ 아날로그 입력/출력 ▶ 멀티채널, 12비트, 2 MSPS ADC ▶ 최대 12개의 외부 채널 ▶ 온칩 다이 온도 모니터 ▶ 3개의 전원 모니터 채널 ▶ 싱글 엔드 모드 ▶ 0V - VREF 아날로그 입력 범위 ▶ 입력 버퍼 ▶ 12비트 전압 출력 DAC ▶ 8×0V ~ 2.5V, 1KΩ 로드 ▶ 4×0V ~ 2.5V, 2.5KΩ 로드 ▶ 온칩 저 드리프트 전압 기준, 1.25V 또는 2.5V ▶ 버퍼링된 1.25V 또는 2.5V 출력 ▶ 4개의 전압 비교기 ▶ 마이크로컨트롤러 ▶ 32비트 암 코텍트-M33 코어, 32비트 RISC 아키텍처, FPU ▶ 직렬 배선 포트에서 코드 다운로드 및 디버그 지원 ▶ 클럭킹 옵션 ▶ 16MHz 온칩 오실레이터 ▶ 160MHz PLL 출력(프로그램 가능한 분할기 포함) ▶ 외부 클럭 소스 ▶ 패키지 및 온도 범위 ▶ 3.46mm × 3.46mm 64볼 WLCSP ▶ -40°C ~ +105°C 작동 시 완전히 지정됨 ▶ 메모리 ▶ ECC를 통한 2×256kB 독립 플래시/EE 메모리 ▶ 10,000 사이클 플래시/EE 내구성 ▶ 20년 플래시/EE 보존 ▶ ECC 포함 64kB SRAM ▶ MDIO 또는 I2C를 통한 회로 재프로그래밍이 가능한 소프트웨어 트리거 ▶ 온칩 주변기기 ▶ UART 2배, SPI 2배, I2C 직렬 입력/출력 3배 ▶ 다단계 전압(3.3V, 1.8V, 1.2V) GPIO ▶ 최대 10MHz의 MDIO 슬레이브 ▶ 범용 타이머 5개 ▶ 웨이크업 타이머(WUT) ▶ 감시 타이머(WDT) ▶ 32원소 PLA ▶ 16비트 PWM ▶ 모든 GPIO는 외부 인터럽트를 지원합니다. 5는 웨이크업 기능을 지원할 수 있습니다. ▶ 파워 ▶ 다중 공급 장치: 전압 DAC 및 ADC의 경우 3.3V, 디지털 입력/출력의 경우 1.3V, 1.8V 또는 1.2V ▶ 저전력 애플리케이션을 위한 유연한 작동 모드 ▶ 도구들 ▶ 저비용 빠른 시작 시스템 ▶ 완전한 타사 지원

듀얼 DPLL 디지털 클럭 동기화 장치

▶ 디지털화된 클럭 전송 하위 시스템 ▶ 9개의 독립적 인 UTS 블록 (타임 스탬프 송신 포트) ▶ 2개의 독립 IUTS 블록 (타임 스탬프 수신 포트) ▶ 듀얼 DPLL은 1Hz ~ 750MHz 물리 계층 클록을 동기화하여 노이즈가 있는 참조의 지터 제거로 주파수 변환을 제공 ▶ ITU-T G.8262 및 Telcordia GR-253 준수 ▶ Telcordia GR-1244, ITU-T G.812, ITU-T G.813, ITU-T G.823, ITU-T G.824, ITU-T G.825 및 ITU-T G.8273.2 지원 ▶ 50ppb (5 x 10-8)의 낮은 주파수 편차에 대한 지속적인 주파수 모니터링 및 기준 검증 ▶ 두 DPLL 모두 24 비트 프로그래밍 가능 모듈러스가있는 24 비트 분수 분할기 ▶ 프로그래밍 가능한 디지털 루프 필터 대역폭 : 0.0001Hz ~ 1850Hz ▶ 2 개의 독립적이고 프로그래밍 가능한 보조 NCO (1Hz ~ 65,535Hz, 분해능 <1.37 pHz), PTP 애플리케이션의 IEEE 1588 버전 2 서보 피드백에 적합 ▶ 자동 및 수동 홀드 오버 및 기준 전환, 제로 지연, 무중단 또는 위상 빌드 아웃 작동 제공 ▶ 수동, 자동 복귀 및 자동 비가역 모드를 지원하는 프로그래밍 가능한 우선 순위 기반 참조 스위칭 ▶ 차동 LVDS / HCSL / CML 또는 2 개의 단일 종단 출력 (1Hz ~ 500MHz)으로 사용할 수있는 각 쌍이있는 5 쌍의 클록 출력 핀 ▶ 2 개의 차동 또는 8 개의 단일 종단 입력 레퍼런스 ▶ 교차점 mux 상호 연결은 PLL에 대한 참조 입력 ▶ 임베디드 (변조) 입력 / 출력 클록 신호 지원 ▶ 빠른 DPLL 잠금 모드 ▶ 수정 공진기 또는 수정 발진기의 낮은 위상 노이즈를 TCXO 또는 OCXO의 주파수 안정성 및 정확도와 결합하는 내부 기능을 제공 ▶ 자율 초기화를위한 외부 EEPROM 지원 ▶ 내부 레귤레이션이있는 단일 1.8V 전원 공급 장치 작동 ▶ 제로 지연 성능 향상을 위해 내장 된 온도 모니터 및 알람 및 온도 보상