5G RAN(Radio Access Network)의 목표는 사실 상당한 수준의 기술이 요구되며, 업계 전문가들은 오랜 기간 심도 깊은 논의를 거듭해 왔다. 훨씬 더 적게 전파를 점유하면서 수신할 수 있는, 즉 “5G로 가기 위한 가장 최상의 방법”을 찾는 것이었다. 이 글은 5G RAN의 일부 도전과제들과 향후 3년 동안 요구되는 프로토타이핑을 비롯해 2020년으로 예정된 상용화에 대비한 궁극적인 양산제품을 위한 하드웨어를 어떻게 구현할 것인지에 대한 방법론들을 살펴보고자 한다.

글/데이비드 호크 (David Hawke)/ 자일링스,
데이비드 스콰이어스 (David Squires)/ BEEcube
 
 
 
5G: 진화인가 혁명인가?
5G의 목표는 용량은 1,000배로 늘리고, 10Gbps 데이터 속도로 1천억개 이상의 접속을 지원하고, 지연은 1msec 미만에 이르도록 하는 것이다. 하지만 이러한 새로운 네트워크는 최고속 링크와 최대 데이터 파이프라인을 지원해야 할 뿐만 아니라, 현재의 네트워크 기능보다 훨씬 뛰어나야 한다. 예를 들어, 현재의 무선 네트워크는 최신 무선 네트워크는 M2M(Machine-to-Machine) 및 센서-타입 기술에 필요한 긴 배터리 수명 및 낮은 데이터 속도를 지원하기에 부족하다.
 
이러한 목표에 부합하는 5G 네트워크를 개발하기 위해서는, LTA(LTE-Advanced) 및 와이파이(WiFi)와 같은 기존 시스템의 통합과 더불어, IoT(Internet of Things) 및 증강현실, 실감 게임, UHD(Ultra-High-Definition) 스트리밍 비디오와 같은 새로운 애플리케이션을 지원하도록 설계된 혁명적인 기술들도 포함되어야 한다.
 
현재 5G 표준의 최종 마무리는 아직 멀었지만, 5G 아키텍처를 구성하는 많은 요소들이 이미 현실화되고 있다. 이러한 새로운 네트워크는 기존 무선 주파수를 증대시키기 위해 여러 새로운 주파수 대역을 이용하고 있으며, 대용량을 지원할 수 있다. 이러한 엄청난 커넥티비티 및 용량은 훨씬 더 많은 기지국 노드가 요구된다. 이는 소형 셀이나 대용량 클라우드, 혹은 가상 RAN 아키텍처가 될 수 있으며, 수천 개의 무선 헤드가 아니라도 수백 개의 헤드에 해당하는 규모가 될 것이다. 첨단의 콘텐츠 캐싱 및 프로세싱은 새로운 5G 네트워크의 거의 모든 부분에 존재하며, 메이저 스포츠 및 다른 수요가 많은 이벤트를 위한 고속 스트리밍 비디오 및 증강현실을 가능하게 한다.
 
또한 비디오 및 증강현실에서 모두 요구되는 다양한 요건을 수용하도록 최저 레벨에서도 중대한 혁신이 필요하다. M2M 네트워크의 요구는 물리계층이나 에어 인터페이스 정의, 제어 플레인 구조에서도 혁신이 요구된다.
 
새로운 주파수 대역
5G는 보다 새로운 기술들, 특히 NLOS(Non-Line-Of-Sight) 요건을 사용할 수 있도록 재조정된 6GHz 미만의 스펙트럼 중 일부분을 검토하고 있다. 기존 이동통신 대역은 6GHz 이상의 새로운 스펙트럼 할당을 늘려갈 것이며, 훨씬 더 넓은 근접 스펙트럼을 제공할 수 있다. 또한 캐리어 어그리게이션(Carrier Aggregation) 기법은 최고 데이터 레이트를 보다 향상시키기 위해 동일한 대역 내에 함께 배치되지 않은 한 무리의 스펙트럼을 통합하여 사용하는 것이다. 코어 대역은 최고 100MHz의 순시 대역폭을 제공하게 되며, 새롭게 확장된 대역은 500MHz의 대역폭, 혹은 그 이상을 제공한다.
 
   
매시브 MIMO (Massive MIMO)
2015년 안에 마무리 될 것으로 보이는 3GPP 표준의 릴리스 12는 초기 매시브 MIMO(Massive MIMO) 시스템에 대해 정의하고 있다. 이 시스템은 새로운 차원의 액티브 안테나를 채택하고 있다. 대규모 방사소자 어레이(16x16에서 256x256의 MIMO)는 용량 및 커버리지를 획기적으로 증대시키기 위해 가로, 세로의 빔 포밍이 필요하며, 더불어 매시브 MIMO는 획기적으로 향상된 프로세싱 파워가 필요하다.
 
첨단 물리계층
현 4G OFDM 에어 인터페이스는 저전력 M2M 통신을 위한 제한된 지원과 더불어 고속 데이터를 전송한다. 그 결과 에어 인터페이스 기술 및 5G 물리계층은 새로운 대역의 스펙트럼을 사용하여 이용할 수 있는 만큼 증대가 가능하다. 대부분의 새로운 다른 에어 인터페이스들은 1msec 미만의 지연과 10Gbps의 처리량을 지원하는 것을 고려하고 있다. 간단한 센서 데이터 전송 요건에 부합할 수 있는 다른 인터페이스들은 이러한 낮은 지연이나 높은 데이터 처리량이 필요하지 않기 때문에 5G는 단일 에어 인터페이스 기술을 이용하지는 않을 것으로 보인다. 장비는 다중 에어 인터페이스를 동시에 지원할 수 있어야 한다.
 
또한 물리계층은 새로운 코딩 및 변조방식과 서로 전혀 다른 엔드-유저의 요건에 따라 초래되는 프로토콜 및 프레이밍 구조가 필요하다. 5G 인프라는 송수신 라인에 영향을 미치는 침수와 같은 조건이나 기차, 비행기, 자동차와 같은 움직이는 객체에 따라 조정하고, 자동으로 필요한 채널 타입을 결정해야 한다. CR(Cognitive Radio) 기법과 첨단 어댑티브 코딩 및 변조방식은 장비에 가능한 최상의 커넥션을 구현할 수 있도록 해준다.
 
진화하는 아키텍처
기존의 기지국 아키텍처는 캐비닛 하우징의 무선 유닛과 전력 증폭기, 베이스밴드 카드, 그리고 제어 및 백홀 액세스와 함께 구성된다. 보다 최신의 아키텍처는 무선 유닛을 안테나에 인접한 안테나 기둥으로 옮기고, 소모적인 동축 배선 케이블을 제거하고, 에너지-관련 OpEx를 향상시키는 방향으로 나아가고 있다.
 
Cloud RAN 및 Virtual RAN을 비롯한 새로운 아키텍처는 자본적지출(CapEx) 및 운영비용(OpEx)을 획기적으로 절감할 수 있는 보다 중앙집중식 접근방식을 취하고 있다. 수백, 수천 개의 원격 무선에 적합한 중앙집중식 베이스밴드 프로세싱 및 백홀 기능은 첨단의 로컬 데이터센터 프로세싱을 이용한 GPU-중심 서버 팜(Server Farm) 사용을 가능하도록 해준다. 이러한 변화는 수백 개의 무선 데이터가 여러 미디어(구리, 광, OTA)를 통해 데이터 센터로 전송되어야 하는 네트워크의 프론트홀링(Fronthauling) 측면에서 상당한 문제를 발생시킨다. 또한 5G 인프라는 SDN(Software Defined Networks) 및 NFV(Network Functions Virtualization)와 같은 핵심 가상화 컴포넌트를 포함해 다른 방향으로 나아가고 있으며, 이는 상용 서버 및 분산형 프로세싱을 수용할 수 있는 보다 소프트웨어 중심의 서버-기반 아키텍처가 가능하다.
 
최신 매시브 MIMO 구현
매시브 MIMO의 우수성은 논란의 여지가 없지만, 각 안테나용 빔 포밍 계산을 위한 대규모의 행렬 및 선형 대수학을 비롯한 연산 부담 때문에 매시브 MIMO 구현비용은 엄청나다. 결과적으로 매시브 MIMO는 커넥티비티 및 시그널-프로세싱 요건을 모두 상당히 증대시킨다. DFE(Digital Front End) 프로세싱과 아날로그 도메인(많은 데이터 컨버터가 JESD204B로 이행 중) 간의 고속 커넥티비티와 베이스밴드 프로세싱과 무선 프로세싱 간의 고속 커넥티비티가 요구되며, 직렬 트랜시버 형태가 필요하다. DFE 및 빔 포밍 알고리즘을 위한 DSP는 넓은 대역폭과 높은 샘플 레이트, 필연적인 고속, 고성능 시그널-프로세싱이 요구된다.
 
   
 
오늘날 매시브 MIMO 안테나 알고리즘은 그림 2에 나타낸 것처럼 현재의 기술을 통해 실현될 수 있지만, 매시브 MIMO 시스템의 스케일이 갈수록 대형화되고, 안테나 구성요소의 어레이도 대형화되면서 보다 뛰어난 집적도가 요구되고 있으며, 차세대 디바이스를 통해 현실화될 것으로 보인다.
 
FPGA 및 APSoC를 통해 매시브 커넥티비티 및 용량 실현
5G에서 요구되는 용량 및 지연 목표는 인프라 장비의 요건에도 동시에 영향을 미치고 있다. 5G 시스템은 10Ge, 40Ge, PCIe, 그리고 미래의 진화된 CPRI를 비롯해 높은 처리량의 통신에 대응할 수 있는 매시브 커넥티비티 및 매시브 용량을 지원할 수 있어야 한다. 용량 증대는 새로운 최신 아키텍처 및 첨단 무선 기술, 새로운 변조방식을 통해 가능하며, 이들 모두 시그널 프로세싱 성능의 엄청난 증가를 필요로 한다.
 
FPGA는 복잡한 시그널-프로세싱 알고리즘을 신속하게 구현할 수 있는 고성능의 장점 때문에 오랫동안 무선 인프라 장비에 사용되어 왔다. 자일링스의 최신 20nm 울트라스케일(Ultrascale) FPGA 디바이스는 8개 이상의 TMACS와 5Tbps 이상의 직렬 트랜시버 대역폭을 지원할 수 있다. 자일링스의 올 프로그래머블(All Programmable) SoC 디바이스는 고성능 FPGA 패브릭과 함께 복잡한 5G 프로토콜 스택의 상위 레이어를 효율적으로 구현하는데 사용할 수 있는 듀얼 코어 ARM Cortex-A9 MPCore 프로세서 기반의 통합 프로세싱 서브시스템을 모두 갖추고 있다.
 
 
하이엔드 프론트홀링(High End Fronthauling)
프론트홀링(Fronthauling)은 중앙집중식 베이스밴드 프로세싱으로 인해 마켓에서 상당한 주목을 받고 있는 차세대 기술로, 무선 및 구리, 광 매체에 의한 IQ 데이터 프론트홀링에 대한 요구가 가속화되고 있다. 현재의 커넥티비티 표준은 CPRI 및OBSAI 형태로 존재한다. 그림 3은 FPGA에 구현된 최신 CPRI 어그리게이터(Aggregator)를 보여준다.
   
5G는 일부 프로세싱 요소들이 다르게 구현될 수 있다. 예를 들어, 레이어 1 베이스밴드 프로세싱은 전반적인 페이로드 대역폭을 감소시키기 위해 무선으로 이동시킬 수 있으며, 무선 도메인의 집적도를 크게 향상시킬 수 있다. 레이어 1이 무선에 통합되든 안되든, 5G 개발은 베이스밴드 프로세싱 및 무선, 그리고 관련 프론트홀링 기술에 초점을 두고 진행되어야 한다.
 
 
첨단 물리계층 평가 툴 플로우
5G용 물리계층 개발은 여러 후보 기술들이 경쟁하고 있다. 새로운 경쟁 에어-인터페이스 기술의 상대적인 장점과 이와 관련된 레이어 1 프로세싱 요건에 대한 평가는 FPGA로 성공적으로 수행되었으며, 신속하게 필요한 알고리즘과 인터페이스를 구현할 수 있었다. FPGA 고유의 재프로그램 속성은 구현된 기능을 시연하기 위해 신속하게 디자인을 변경하거나 스케쥴에 미치는 영향을 최소화하면서 기능을 추가할 수 있었다.
 
하이-레벨 합성 툴은 첨단 5G 알고리즘을 손쉽게 구현한다. 예를 들어, 자일링스의 비바도(Vivado) HLS는 그림 4에 나타낸 것처럼, 알고리즘 개발자나 시스템 설계자가 C/C++로 디자인을 한 다음, RTL로 합성이 가능하다. MATLAB 및 Simulink와 같이 널리 사용되는 써드파티 툴을 프론트-엔드 디자인에 사용할 수도 있다.
 
 
   
자일링스의 징크(Zynq) SoC 제품군과 같은 올 프로그래머블 SoC가 출시되면서 ARM 프로세서를 구현과정 내에서 편리하게 이용할 수 있으며, 다른 하이-레벨 프로토콜 또한 구현 가능하다. ARM 에코시스템의 모든 정규 툴들 또한 이러한 디자인에 이용할 수 있다.
 
 
5G 프로토타이핑 플랫폼
5G 표준은 아직 존재하지 않지만, 기업들은 시제품 개발을 시도하고 있다. 5G 기능을 구현하기 위한 커스텀 하드웨어 및 소프트웨어 개발은 모두 시간 소모가 많고, 비용부담도 크다. BEEcube는 어려움 없이 이러한 시스템을 개발할 수 있도록 5G 프로토타이핑 하드웨어 제품군을 개발했다. 시스템 설계자는 새로운 5G 경쟁 기술들을 구현하면서 부가가치를 창출하는데만 주력할 수 있다.
 
BEEcube는 CPRI 어그리게이터 프론트홀링 디자인을 위한 대용량의 옵티컬 커넥티비티(>10Tb/s)와 엄청난 규모의 DSP 프로세싱 파워(>100 TMACs)를 구현하기 위해 손쉽게 함께 결합시킬 수 있는 여러 플랫폼(그림 5 참조)을 공급하고 있다. 각 플랫폼은 다이렉트 RF 샘플링 또는 60GHz 트랜시버와 인터페이스할 수 있는 1GHz 대역폭에 손쉽게 부합할 수 있는 VITA-57 FMC 아날로그 카드를 지원한다. 또한 BEEcube는 모든 필요한 5G 인터페이스를 제공하며, 시스템 디자이너가 인터페이스 표준에 얽매이지 않고 알고리즘 개발에 주력할 수 있도록 해준다.
 
   
 
5G 생산기술
FPGA는 향후 수년 동안 5G 무선 인프라 시제품 개발에 사용될 것이다. 아마도 다른 대안은 없을 것이다. 하지만 기술이 구축되고 나면, 기존의 대량생산용 대안이었던 ASIC이나 또는 FPGA로 구현될 수 있을 것이다.
 
FPGA로 디자인을 유지하거나 또는 대량생산을 위해 ASIC으로 이행을 하든, 결정의 핵심은 경제적인 문제이다. 더 많은 직렬 트랜시버와 DSP 슬라이스, 블록 RAM, DLL, PLL, 프로세서 서브 시스템, 메모리 인터페이스, PCIe 인터페이스, 그리고 여타의 다른 블록들을 갖춤으로써, FPGA 하드웨어의 재프로그램 속성에 대한 페널티는 계속해서 줄어들 것이다. 동시에 전반적인 5G 시스템의 복잡성이 증가하면서 심각한 ASIC 디자인 버그의 위험성은 기하급수적으로 증가할 것이다.
 
디자이너들은 한때 소프트웨어를 ROM 또는 PROM에 로드할 것인지 고민했던 적이 있다. 오늘날에는 어느 누구도 프로그램 코드를 재프로그램이 되지 않는 메모리에 저장하지 않는다. 현재는 모두 플래시 메모리에 로드하고 있으며, 이는 현장에서 업그레이드 및 재프로그램이 가능하다. 동일한 흐름이 하드웨어에서도 진행되고 있다. 5G 무선 인프라 OEM은 디자인 위험을 줄이고, 시장 출시시기를 단축하기 위해 프로그래머블 기능에 기대하고 있다.
 
요약
5G의 수많은 기술적 과제를 해결하기 위한 경주는 시작되었다. 상용화까지 아직 5년이라는 시간이 남았지만, 이제 표준이 확정되기 시작함에 따라 대부분의 기업들은 새롭게 부상하고 있는 알고리즘 및 애플리케이션의 시제품 개발에 뛰어들고 있다. 자일링스의 FPGA 및 징크 SoC 디바이스는 BEEcube와 같은 업체들이 상용으로 제공하고 있는 5G 프로토타이핑 플랫폼과 결합해 커스텀 프로토타이핑 플랫폼 개발 대비 개발시간을 획기적으로 단축할 수 있다. 이러한 툴은 시스템 설계자 및 디자이너가 프로토타이핑을 위한 플랫폼을 설계하느라 시간을 소비하는 대신, 최상의 아키텍처 및 알고리즘을 손쉽게 찾을 수 있도록 해준다.
 
5G가 폭넓게 확산될 2020년을 생각해보면, 아마도 대부분의 OEM은 FPGA나 올 프로그래머블 SoC에 기반한 양산 장비를 판매할 것이다. 한편 ASIC은 5G의 물리계층의 하드웨어 복잡도로 인해 심각한 하드웨어 버그로부터 자유로울 수 없으며, 이를 보장한다는 것은 너무 어려운 과제이다. 하드웨어를 유연하게 유지하는 것은 현명한 OEM들이 선택하는 가장 현명한 방법이 될 것이다.